旋轉(zhuǎn)編碼器的四種輸出電路介紹
更新時(shí)間：2024-09-12 點(diǎn)擊次數(shù)：3075次
一、NPN電壓輸出和NPN集電極開(kāi)路輸出線(xiàn)路
此線(xiàn)路僅有一個(gè)NPN型晶體管和一個(gè)上拉電阻組成，因此當(dāng)晶體管處于靜態(tài)時(shí)，輸出電壓是電源電壓，它在電路上類(lèi)似于TTL邏輯，因而可以與之兼容。在有輸出時(shí)，晶體管飽和，輸出轉(zhuǎn)為0VDC的低電平，反之由零跳向正電壓。隨著電纜長(zhǎng)度、傳遞的脈沖頻率、及負(fù)載的增加，這種線(xiàn)路形式所受的影響隨之增加。因此要達(dá)到理想的使用效果，應(yīng)該對(duì)這些影響加以考慮。集電極開(kāi)路的線(xiàn)路取消了上拉電阻。這種方式晶體管的集電極與編碼器電源的反饋線(xiàn)是互不相干的，因而可以獲得與旋轉(zhuǎn)編碼器電壓不同的電流輸出信號(hào)。
二、PNP和PNP集電極開(kāi)路線(xiàn)路
該線(xiàn)路與NPN線(xiàn)路是相同，主要的差別是晶體管，它是PNP型，其發(fā)射*制接到正電壓，如果有電阻的話(huà)，電阻是下拉型的，連接到輸出與零伏之間。
三、推挽式線(xiàn)路
這種線(xiàn)路用于提高線(xiàn)路的性能，使之高于前述各種線(xiàn)路。事實(shí)上，NPN電壓輸出線(xiàn)路的主要局限性是因?yàn)樗鼈兪褂昧穗娮?，在晶體管關(guān)閉時(shí)表現(xiàn)出比晶體管高得多的阻抗，為克服些這缺點(diǎn)，在推挽式線(xiàn)路中額外接入了另一個(gè)晶體管，這樣無(wú)論是正方向還是零方向變換，輸出都是低阻抗。推挽式線(xiàn)路提高了頻率與特性，有利于更長(zhǎng)的線(xiàn)路數(shù)據(jù)傳輸，即使是高速率時(shí)也是如此。信號(hào)飽和的電平仍然保持較低，但與上述的邏輯相比，有時(shí)較高。任何情況下推挽式線(xiàn)路也都可應(yīng)用于NPN或PNP線(xiàn)路的接收器。
四、長(zhǎng)線(xiàn)驅(qū)動(dòng)器線(xiàn)路
當(dāng)運(yùn)行環(huán)境需要隨電氣干擾或編碼器與接收系統(tǒng)之間存在很長(zhǎng)的距離時(shí)，可采用長(zhǎng)線(xiàn)驅(qū)動(dòng)器線(xiàn)路。數(shù)據(jù)的發(fā)送和接收在兩個(gè)互補(bǔ)的通道中進(jìn)行，所以干擾受到抑制(干擾是由電纜或相鄰設(shè)備引起的)。這種干擾可看成“共模干擾”。此外，總線(xiàn)驅(qū)動(dòng)器的發(fā)送和接收都是以差動(dòng)方式進(jìn)行的，或者說(shuō)互補(bǔ)的發(fā)送通道上是電壓的差。因此對(duì)共模干擾它不是第三者，這種傳送方式在采用DC5V系統(tǒng)時(shí)可認(rèn)為與RS422兼容；在特殊芯片時(shí)，電源可達(dá)DC24V，可以在惡劣的條件(電纜長(zhǎng)，干擾強(qiáng)烈等)下使用。
在線(xiàn)咨詢(xún)